PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-065739

(43) Date of publication of application: 02.03.1992

(51)Int.CI.

G06F 12/06

(21)Application number: 02-177353

(71)Applicant: FUJI XEROX CO LTD

(22)Date of filing:

06.07.1990


(72)Inventor: YANAGISAWA KATSUHIKO

(54) MEMORY CONTROL DEVICE

(57)Abstract:

PURPOSE: To rapidly execute data transfer between banks by providing the memory control device with a row address tag memory for storing row addresses in each memory bank and comparing respective row addresses in each bank.

CONSTITUTION: The row address tag memory 31 has memory areas 311 to 314 corresponding to respective memory blocks 11–1 to 11–4, and at the time of inputting a bank address 18B and a row address 18R, outputs a row address written in a corresponding area 311 e.g. as an intra–tag memory row address 36R. A row address comparator 32 compares the row address 18R with the row address 36R, and when both the addresses 18R, 36R are different from each other, outputs a miss signal 37. At the output timing of the signal 37, a DRAM access timing device 33 outputs a tag memory reading/writing signal 38,



writes the row address 18R in the memory area 311 and updates its contents. Since the memory can be accessed in a rapid page mode even at the discrepancy of both the bank addresses, data transfer between the memory banks can rapidly be executed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-65739.

®Int. Cl. ⁵

識別記号

庁内築理番号

码公開 平成 4年(1992) 3月2日

G 06 F 12/06

5 3 0

8841-5B

審査請求 未請求 請求項の数 2 (全9頁)

会発明の名称

メモリ制御装置

②特 願 平2-177353

②出 願 平2(1990)7月6日

@発明者. 柳沢

克彦

埼玉県岩槻市府内3丁目7番1号 富士ゼロツクス株式会

社岩槻事業所内

東京都港区赤坂3丁目3番5号

⑪出 願 人 富士ゼロツクス株式会

社

何代 理 人 弁理士 山内 梅雄

明细口

1. 発明の名称

メモリ制御装置

2. 特許 崩束の 億 囲

メモリバンクごとにロウアドレスを格納するロウアドレスタグメモリと、

複数パンクからなる高速ページモードのダイナミック・ランダム・アクセス・メモリに対するパンクアドレスが指定されたとき前配ロウアドレスタグメモリから飲み出されたロウアドレスと、このダイナミック・ランダム・アクセス・メモリのアクセスを行うためのロウアドレスとを比咬するコンパレータと、

このコンパレータの比較結果が一致しないとき 前記アクセスを行うためのロウアドレスを前配ロ ウアドレスタグメモリの該当するパンクに格決す ると共に該当するメモリパンクにロウアドレスお よびカラムアドレスを与えて過常のアクセスを行 う一方、コンパレータの比較結果が一致したとき 高遠ページモードでアクセスを行うメモリパンク アクセス制御手段

とを具備することを特徴とするメモリ制御装置。 2. メモリバンクごとにロウアドレスを格納するロウアドレスタグメモリと、

複数 バンク からなる スタティックカラムモード のダイナミック・ランダム・アクセス・メモリに 対する バンクアドレス が指定されたとき前 配 ロウアドレスタ グメモリ から 鋭み出された ロウアドレスと、このダイナミック・ランダム・アクセス・メモリのアクセスを行うためのロウアドレスとを比較するコンパレータと、

このコンパレータの比較結果が一致しないとき前記アクセスを行うためのロウをがいた。のロウングに格別ではいかでは、ないのな当するバンクに格別すると共に該当するメモリバンク常のアクセスを行う一方、コンパレータの比較結果が一致したときスタティックカラムモードでアクセスを行うメモリバンクアクセス制御手段

とを具備することを特徴とするメモリ制御装置。

特開平4-65739 (2)

3. 発明の詳細な説明「産変上の利用分野」

・本発明は複数パンクのメモリブロックを有するメモリの制 装置に係わり、特にメモリブロック間でのデータの伝送を高速度で行うようにしたメモリ制御装置に関する。

「従来の技術」

CAS° (column address strobe) 、OE° (output enable) 、WE° (write enable)の各信号を変わしている。

それぞれのメモリブロック11-1~11-4 は、中央は算処理装置16との間にデータバス 17を接続しており、データの読み出しや貸き込 みが行われるようになっている。この中央済算処 理装置16から出力されるアドレス情報は、ロウ アドレス18R、カラムアドレス18Cおよびパ ンクアドレス18Bから構成されている。これら はDRAMTクセスタイミング装置12に供給さ れる。また、ロウアドレス18Rとバンクアドレ ス18Bはロウアドレスコンパレータ19に供給 され、ここでプリーピアス(previous) アドレスラ ッチ21から供給されるブリーピアスロウアドレ ス 2 2 R と プリーピアスパンクアドレス 2 2 B と 比咬されるようになっている。プリーピアスアド レスラッチ 2 1 は、DRAMTクセスタイミング 装置12から出力されるアドレスラッチ倡号23 で中央法算処理装置16から出力されるロウアド

レス18Rおよびバンクアドレス18Bをラッチ し、1サイクル遅れた周期でプリーピアスロウア ドレス22Rとプリーピアスパンクアドレス22 Bを出力するようになっている。

ロウアドレスコンバレータ19は、 2 系統のアドレスコンバレータ19は、 2 き でのアドレスを比較してこれらが一致しない少ななもの方が異なった場合にはミス (MISS) 信号 2 4 を出力するようになっている。 なお、 DRAMアクセスタイミング装置12はリフレッシュするタイミングを設定するようになっている。

第14図は、このような従来の装置におけるメモリのアクセス方法を説明するためのものである。この従来のメモリ制御装置では、通常のアクセスサイクルを採用している。通常のアクセスサイクルは、第13図のロウアドレスコンパレータ19からミス倡号24が出力される場合に採用される。

特開平4-65739 (3)

のアクセスに要する時間が第14図のように T 。 となり、大傷な時間短縮が可能になる。

「発明が解決しようとする顔頤」

以上、高速ページモードのDRAMを用いるメモリ制御装置について説明したが、スタティック

カラムモードのDRAMについても同様な問題が あった。すなわち、スタティックカラムモードの DRAMを使用するメモリ制御装置でも、従来か ら第13図に示したプリーピアスアドレスラッチ 21と同様なプリーピアスアドレスラッチを備え ており、これにロウアドレスを格納するようにな っていた。そして、現行のパンクアドレスとロウ アドレスとをコンパレータで比較し、一致した場 合にはスタティックカラムモードでメモリをアク セスし、不一致の場合には過常のメモリアクセス を行うようになっていた。しかし、この場合にも、 前回のメモリアクセスと現行のメモリアクセスに おいてパンクアドレスが変化した均合にはスタテ ィックカラムモードによるアクセスを中断する必 要があり、メモリバンク間のデータ伝送のオーバ ヘッドが大きいという問題があった。

そこで本発明の第1の目的は、高速ページモードのDRAMについてバンク間でデータの伝送を行う場合にも高速ページモードを実現することのできるメモリ制御装置を提供することにある。

本発明の第2の目的は、スタティックカラムモードのDRAMについてバンク間でデータの伝送を行う場合にもスタティックカラムモードを実現することのできるメモリ制御装置を提供することにある。

「課題を解決するための手段」

手及とをメモリ制御装置に具備させる。

そして、メモリバンク単位でロウアドレスを比 咬することにして、バンク間でデータの伝送を行 う場合にも高速ページモードを実現できるように する。

簡末すると、 では、ウァインとでは、ウァインとでは、ウァインとでは、ウァインとでは、ウァインとでは、ウァインとでは、ウァインがある。 では、ウァインがある。 では、ウァインがは、ウァインがは、ウァインがは、ウァインがは、ア

特閒平4-65739 (4)

そして、メモリバンク単位でロウアドレスを比 飲することにして、バンク間でデータの伝送を行 う切合にもスタティックカラムモードを実現でき るようにする。

「実施例」

以下実施例につき本発明を詳細に説明する。

第1図は本発明の一実施例におけるメモリ制御 装置とこれによって制御されるメモリを表わした ものである。この第1図で第13図と同一部分に は同一の符号を付しており、これらの説明を適宜 省略する。

この実施例のメモリ制御装置は、中央波算処理 装置16と、これからパンクアドレス18Bの供 給を受けるロウアドレスタグメモリ31と、ロウ アドレスを比較するロウアドレスコンパレータ32 と、各メモリブロック11-1-4に対す るアクセスタイミングを設定するDRAMアクセ スタイミング装置33と、リフレッシュのための タイミングを設定するリフレッシュタイマ34に よって初成されている。

第2図は、このアドレス情報の构成を扱わしたものである。アドレス情報18は、上位から下位に向けて、バンクセレクトのためのバンクアドレス18B、ロウアドレス18Rおよびカラムアドレス18Cの順に配置されている。

理装置16から出力されたロウアドレス18Rとを比咬する。この結果、両者が一致しなかった場合には、高速ページモード以外のモードとして過常のアクセスが行われるモードとなる。

第3図は、過常のアクセスが行われるこのモードを説明するためのものである。

対して第3図cに示したようにRAS信号を出力する。

また、このタイミングでDRAMアクセスタイミング装置33は、タグメモリ・リードライト信号38(第3図e)をロウアドレスタグメモリ31に対して出力し、選択されたメモリブロック11-1に対応するメモリ領域31:にこのウナレス18Rを貸き込む。これによって、メモリ領域31:の内容が最新のものに更新されたことになる。

更に次のタイミングで、 DRAMアクセスタイミング装置 3 3 は第 3 図 d に示したように C A S・信号をメモリブロック 1 1 - 1 ~ 1 1 - 4 に供給し、第 3 図 f に示したようにメモリブロック 1 1 - 1 に対するアドレスが確定する。この状態で、DRAMアクセスタイミング装置 3 3 はデータアクノリッジ信号 (DTACK) 3 9 (第 3 図 8)を中央流算処理装置 1 6 に返してアドレス情報の に送のためのパスサイクルを終了させる。

第4図は、ロウアドレスタグメモリと各メモリ

プロックの関係を設わしたものである。 第 3 図に示した H レベルのミス信号 3 7 が出力される状態では、例えば 1 召目のバンクのロウアドレス 1 8 R, はメモリブロック 1 1 ー 1 とメモリ領域 3 1,の双方に与えられ、 2 君目のバンクのロウアドレス 1 8 R。 はメモリブロック 1 1 ー 2 とメモリ領域 3 1。の双方に与えられることになる。 以下同様である。

ę,

以上説明したようにロウアドレスタグメモリ31(第1図)の各メモリ領域31:~31。には、各メモリブロック11-11-4に対応する 段新のロウアドレス18Rが格納されることになる。そこで、今、メモリブロック11-1のこの 段新のロウアドレス18Rと同一のロウアドレス 18Rがアドレス 情報18の一部としてバスライン17上に送出されたものとする。この場合には、高速ページモードが実行される。

第 5 図は、この髙遠ベージモードを説明するためのものである。

第5図aに示したようにアドレス佾級18がバ

スラインパスライン17上に送出されると、先に 鋭明したようにロウァドレスコンパレータ32が ロウアドレス 1 8 R とタグメモリ内ロウアドレス 3 6 Rを比咬し、この場合にはその内容が一致す る。したがって、ミス信号37はL(ロー)レベ ルに保持されたままであり (第 5 図 b) 、 R A S 信号もLレベルのままとなって(同図c)、タグ メモリ・リードライト信号38(同図e)はHレ ベルのままでメモリ領域31。の更新は行われな い。この状態では、DRAMTクセスタイミング 装置 3 3 から出力される C A S 信号 (第 5 図 d) によってカラムアドレス (同図子) がメモリアド レスとして取り込まれ、この状態でデータアクノ リッジ信号39が中央治算処理装置1.6に返され てアドレス惰額の転送のためのバスサイクルがほ 了する。

このように高速ページモードでは、カラムモードのみが与えられるので、アクセスが高速化する。 第6図は、過常のアクセスサイクルと高速ページモードにおけるアクセスサイクルを対比したも

のである。同図aはアドレス情報を、同図bはRAS・信号を、同図cはCAS・信号を、同図cはCAS・信号を、同図cはである。第14図でも説明した辺り、辺常のアクセスサイクルにおけるアクセスの時間Tiiよりも本実施例のリード時における高速ページモードの時間Tiiの方が格段に短いことがわかる。

第7図は、このメモリ制御装置におけるリフレッシュサイクルを示したものである。

の DRAMに保持されていたロウアドレスが切り 換わるためである。

「変形例」

以上、高速ページモードを用いたメモリ制御装置について説明したが、本発明の技術思想はスタティックカラムモードを用いたメモリ制御装置にも同様に益用することができる。

この変形例のメモリ制御装置では、パンックアドレスごとに前回のメモリアクセスのロウアドレスを保持することにして、パンク間でデータの伝送を行う場合においてもスタティックカラムモードを中断する必要がないようにしている。

第8図は、この変形例におけるメモリ制御装証とこれによって制御されるメモリを設わしたものである。第8図で第1図と同一部分には同一の符号を付しており、これらの説明を登宜省略する。

この変形例のメモリ制御装置は、DRAMアクセスタイミング装置 5 1 にスタティックカラムモードDRAMのメモリブロック 5 2 - 1 ~ 5 2 - 4 を接効している。

このメモリ制御装置で各メモリブロック 5 2 - 1 ~ 5 2 - 4 のアクセスが行われる場合、先の実施例の第 2 図で示したようなアドレス情報がバスラインパスライン 1 7 上に送出され、先の実施例と同様にロウアドレス 1 8 Rによってロウアドレス 2 タグメモリ 3 1 がアドレッシングされる。 以下、ロウアドレス 1 8 Rによってメモリブロック 5 2 - 1 が退択された場合を説明する。

第9図は、過常のアクセスモードを説明するためのものである。先の実施例の第3図と異なるのは、スタティックカラムモードDRAMが制御の対象となるので、第9図はに示したCAS[®] 信号がしレベルに変化した状態でカラムアドレスが設定される。

第10図は、ロウアドレスコンパレータの比較

結果が一致した場合のスタティックカラムモードを説明するためのものである。先の実施例の第5図と比較して第10図dではCAS・信号がLレベルに保持されたままで、この状態でカラムアドレスの切り換えが行われる。

第11 図は、通常のアクレンスの通常のアクレンスの通常を比である。 通常を比である。 第11 図 られたしているのでは、カラスをしているのでは、カラスでは、カラングレンスを関いて、カラングには、カラングには、カラングには、カラングには、カラングには、カラングには、カラングには、カラングには、カラングには、カラングには、カラングには、カランがでは、カランがでは、カランがでは、カランがでは、カランでは、カランでは、カランでは、カランでは、カランでは、カランでは、カランでは、カランでは、カランでは、カランスが切り換って、カランスが切り換って、カランでは、カラで

第 1 2 図は、このスタティックカラムモードの DRAMを使用するメモリ制御装置のリフレッシュサイクルを發わしたものであり、先の実施例の

「発明の効果」

 ができるという利点がある。

また、請求項2記載の発明によれば、複数バンクからなるスタティックのロウアドレスを格かるにつウアドレスタグメモリを用の上で、対対の出されるロウアドレスを比較なったので、バンクアドレスを比較なったので、バンクテンとですができ、メモリバンのに送を高速ができるという利点がある。

4. 図面の簡単な説明

第1図~第7図は本発明の一実施例を説明するためのもので、このうち第1図はメモリ制御装置とこれによって制御されるメモリを設わしたプロック図、第2図はアドレス情報の額成を設わしたが明図、第3図は過常のアクセスモードを設わした別明図、第4図はロウアドレスタグメモリと各メモリブロックの関係を設わしたタイミング

特開平4-65739 (7)

図、第6図は過常のアクセスサイクルと高速ペー ジモードにおけるアクセスサイクルを対比したタ イミング図、第7図はリフレッシュサイクルを殺 わしたタイミング図、第8図~第12図は本発明 の変形例を説明するためのもので、このうち第8 図はこの変形例におけるメモリ制御装置とこれに よって制御されるメモリを表わしたブロック図、 第9図は沿常のアクセスモードを殺わしたタイミ ング図、第10図はロウアドレスコンパレータの 比蛟結果が一致した場合のスタティックカラムモ ードを説明するためのタイミング図、第11図は スタティックカラムモードにおける通常のアクセ スモードとスタティックカラムモードを比咬した タイミング図、第12図はリフレッシュサイクル を袞わしたタイミング図、第13図は従来におけ る複数バンクのメモリブロックを有するメモリと その制御装置を変わしたブロック図、第14図は このような従来の装置におけるメモリのアクセス 方法を説明するためのタイミング図である。

11……メモリブロック(高速ページモードのDRAM)、

16……中央该算処理装置、


31……ロウアドレスタグメモリ、


32……ロウアドレスコンパレータ、


3 3 、 5 1 ··· ··· D R A M アクセスタイミング 装 で
、


5 2 … … メモリブロック (スタティックカラム モードの D R A M)。

出 願 人 富士ゼロックス株式会社 代 理 人 弁理士 山 内 梅 雄









THIS PAGE BLANK (USPTO)